창원대 전기전자회로응용test(실험) 8.Counter
페이지 정보
작성일 20-12-23 20:39본문
Download : 예비8.counter.hwp
설명
창원대_전기전자회로응용실험_8,Counter,공학기술,레포트
창원대 전기전자회로응용test(실험) 8.Counter
1.그림8.1의 3bit MOD-8 ripple counter(UP) 회로를 LED 구동회로와 함께 회로를 결선하여 實驗(실험)을 수행하여라.(CLK: TTLOUT 1Hz). Oscilloscope를 사용하여 CLK과 출력(Q2, Q1, Q0)파형을 그려라(CLK: TTLOUT 1KHz).
2.그림8.2의 MOD-5 ripple counter(UP)회로에 대한 Pspice simulation을 수행하고 CLK과 출력(Q2, Q1, Q0)파형을 그려라. LED 구동회로와 함께 회로를 결선하여 實驗(실험)을 수행하여라(CLK: TTLOUT 1Hz).
3.예비보고서에서 설계한 MOD-6 ripple counter(UP) 회로를 LED 구동회로에 연결하여 實驗(실험)을 수행하여라(CLK: TTLOUT 1Hz). 결과를 分析하여라.
4.그림 8.3의 MOD-8 ripple counter(DOWN) 회로에 대한 Pspice simulation을 수행하고 CLK과 출력(Q2, Q1, Q0) 파형을 그려라.
5.그림8.4의 Synchronous MOD-8 conunter(UP) 회로에 대한 Pspice simulation을 수행하고 CLK과 출력(Q2, Q1, Q0) 파형을 그려라.
6.그림8.5의 MOD-4…(투비컨티뉴드 )
pspice simulator로 회로결선 + 결과파형실험 중 일부만이 기재되어있음을 밝힙니다.
test(실험) 중 일부만이 기재되어있음을 밝힙니다. , 창원대 전기전자회로응용실험 8.Counter공학기술레포트 , 창원대_전기전자회로응용실험_8 Counter
Download : 예비8.counter.hwp( 85 )
순서
pspice simulator로 회로결선 + 결과파형
레포트/공학기술
다.